SOLID-STATE IMAGE PICKUP ELEMENT

Patent number:

JP57202182

Publication date:

1982-12-10

Inventor:

YAMAMURA MICHIO; others: 06

Applicant:

HITACHI SEISAKUSHO KK

Classification:

- international:

H04N5/30; H01L27/14

- european:


Application number:

JP19810086950 19810608

Priority number(s):

Abstract of **JP57202182**

PURPOSE:To prevent the invasion of spike noise from a digital circuit to an analog circuit, by reducing a capacitive coupling between a high density impurity layer under a thermal oxidation film and an n<+> diffusion layer separated from the layer. CONSTITUTION: A gate 17 made of a polysilicon thin film having, e.g., a low resistance value is formed on the upper surface of an N type semiconductor substrate 6 between a thermal oxidation film 7a of a digital circuit 15 and a thermal oxidation film 7b of an analog circuit 14. A high potential of a prescribed value is applied to the gate 17 at all times and the gate is always set to off- state, a high density impurity layer 8a of the digital circuit 15 and an n<+> diffusion layer 11 of the analog circuit 14 are coupled with non-capacitive way, and spike noise of the digital circuit 15 can not be invaded to the analog circuit 14.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(9) 日本国特許庁 (JP)

①特許出願公開

[®] 公開特許公報 (A)

昭57—202182

①Int. Cl.³ H 04 N 5/30 H 01 L 27/14

識別記号

庁内整理番号 6940-5C 6819-5F ③公開 昭和57年(1982)12月10日 発明の数 1

審查請求 未請求

(全 4 頁)

❸固体撮像素子

②特 願 昭56-86950

②出 願 昭56(1981)6月8日

⑰発 明 者 山村道男

茂原市早野3300番地株式会社日 立製作所茂原工場内

⑫発 明 者 引場正行

茂原市早野3300番地株式会社日 立製作所茂原工場内

⑩発 明 者 鈴木敏樹

茂原市早野3300番地株式会社日 立製作所茂原工場内

砂発 明 者 山下浩二

茂原市早野3300番地株式会社日 立製作所茂原工場内

②発 明 者 真山晃一

茂原市早野3300番地株式会社日

立製作所茂原工場内

仍発 明 者 永井慎一

茂原市早野3300番地株式会社日

立製作所茂原工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

砂代 理 人 弁理士 薄田利幸

最終頁に続く

明 細 智

発明の名称 固体操像素子

- 1. 少なくとも光電変換部を育するアナログ回 略部と、前配光電変換部から光信号を順次統 み出すパルス発生回路部を有するデジタル回 略部とを鍛えた固体機像業子において、前配 アナログ回路部と前配デジタル回路部間に両 者を製気的に分離するゲート部を設けたこと を特徴とする固体機像架子。
- 2 前記ゲート部をオフセットゲート構造としたととを特徴とする特許制求の範囲第1項記載の固体機像菓子。

発明の詳細を説明

本発明は固体強御案子、将に水平定変回路。 軽直定変回路等のデジタル回路から光電変換部。 信号観み出し部などのアナログ回路へ混入する スパイク雑音を抑制した固体機像製子に関する ものである。

一般に固体操像案子は、第1図に要部平面構

成図で示したよりに光電変換部1と信号読み出し部2と、信号を加入統み出すための水平連査 国路3 a . 電面走査回路3 b からなるパルス発生 国路部3 とから主に解放されている。このよう な 検 成に かいて、上配光 電変換部1と信号読み出しる2 は 酸 小電旅を対象とするアナログの路 のより、一方パルス 発生回路部3はデジタル回路であり、一方パルス 発生回路部3はデジタルの路 なつた機 像 案子 は このため、デック回路 の たんし、固体 像 業子 の 性能を そしく 低下させるという間 値が 発生した。

このような問題を改善したものとしては、同 図に示したようにデジタル回路部つまり水平走 査回路 3 a、 我直走査回路 3 b からなるパルス発 生回路 3 a とびアナログ回路部つまり光覚変 換部1 ,信号記み出し部2 にそれぞれ個別にり エル部4 、5 を設け、デジタル回路部とアナロ グ回路部とを構造的に分離させてデジタル回路 部から発生するスパイク維任のアナログ回路部 への髙入を防止させていた。

1.0

すなわち構造的に説明すると、第2図に要部断面で示したようにの形半選体6上にウェル領 娘9,10をそれぞれ個別に形成し、 點配化艇 7 a、7 bの下部の高級裏不純物暦(p⁺暦)8 a、8 bをn⁺拡数暦11によつて分離している。さらにこれらのp形ウェル領域9,10上に拡散 暦(n⁺階)11 なよびほ残12,13を形成して アナログ回路部14,デジタル回路部15を個別に 僻成することによつて、スパイク維音を低 ぬさせていた。

このように構成された箇体版像業子において、アナログ回路部14とデジタル回路部15とをp形ウエル領域9,10による分離解泡をとつた場合、デジタル回路部15旬の熱酸化膜7aと他方のアナログ回路部14頃の熱酸化膜7bとが分離された構成となり、さらにこれらの熱酸化凝7a,7bの下部にはチャンネルストッパーの目的でウエル領域9,10と同一種のイオンが高機能でイオン打込した高機能不純物冶

- 3 -

かしながらこのような構成によると、 a + 拡 散 届 1 1 の配線抵抗値が大きいため、充分な接地 効果が得られなくさるとともに、来子への配置 が極めて困難となるなどの欠点があつた。

したがつて本発明は、熱酸化酸下の高液度不純物階と、この高磁度不純物階と分離している。+拡散階との間の容量結合を小さくさせ、デジタル回路部からアナログ回路へのスパイク雑音の飛び込みを防止した固体機像素子を提供することを目的としている。

以下図面を用いて本発明の突施例を説明する。 第3四は本発明による固体操像素子の一例を 説明するための第2四に相当する製部断面構成 図であり、第2四と同記号は同一要業となるの でその説明は省略する。第3回において、デジ メル回路部15回の私服化設でもとアナログ回路 14個の熱酸化膜でも間の n 形半導体 を 60 上 面には、例えば低抵抗値を有するポリシリコン 薄膜からなるゲート部17が形成されるととによ 特別部57-202182(2)

(p⁺NJ)8 a , 8 b が配置される核成となる。

しかしながら、上述した分離構造をとると、 通常のMOS トランジスタのプロセスでは、デ ジタル回路 鋼の熱酸化酸 7% とアナログ回路側 の熟設化頗76との間酸部には14拡散降11が 形成されるので、熱像化版74,76下のp形臨線 既不純物層8 4,8 b と n + 拡散形11の昇面に p - n 接合部1 6 が形成される。そして、この p-n級台部1 6 は両方の不綱物形 8 a , 8 b の健 贬が高いので、接合緊抗も大きなものとなる。 したがつて、デジタル回路部15からのスパイ ク雑音はデジタル回路部15を構成しているp 形ウエル鎖娘9およびとのウエル鎖娘9に近接 している同様不純物がインプラされているp形 高强度不纯物后 8 a を経て、p 形高效度 不純物 № 8×の分離用として形成された。+拡散器1-1 と容量結合し、アナログ回路部14のウェル額 城10へと協入する経路が形成される。ところ で、との n + 拡散 層 1 .1 を 充分 に 接地 可能 で あ れば、上述したスパイク維音は軽硬できる。し

- 4 -

つて、黙較化際ではとでいいのの形半導体基板 6上のの†拡散的11は高濃板不純物層8。が 分盤して形成され、との場合、高濃度不純物層 8。とで最初合かかまくなとの†拡散層11とが 非接合状態で形成されている。第4回は第1回 に相当する製部平面解放回を示したものである。 同図において、1では上述したデジタル回路即 15とアナログ回路部14間に設けられたゲー ト部であり、18は水平走査回路3。の出力パ ルスを販み出し部2に印加する配線である。

このよりな構成化むいて、ゲート部17は n 形半球体基板 6 と対向配配して形成された構造 を有しているので、このゲート部17に常時所 定の高電位を印加して常にオフ状態に設定して かくことによつて、デジタル回路部15個の6 後度不純物層 8。とアナログ回路部17個の6十 拡散層11との間が非客量結合状態となり、し たがつてデジタル回路部15のスパイク雑音が アナログ回路部14への混入を防止することが できる。また、このゲート部17は例をはポリ シリコンなどで形成されているため、抵抗値が 小さいので接地が容易となり、さらに配線上の 問題も全くなくなる。

なか、上記災値例にかいて、光電変換部1と 依号記み出し部2とを同一ウェル領域10上に 形成した場合について説明したが、本発明はこ れに限定されるものではなく、保号被み出し部 2のみを独立したウェル構造とした場合、また は他のアナログ、デジタル共存の固路でウェル 領域分離構造とした場合においても前述と同様 の効果が得られることは勿論である。

以上放明したよりに不発明によれば、デジタル回路部とアナログ回路部間のn⁺ 拡散暦を介する容量結合成分を小さくさせかつ容易に形成 配盤してデジタル回路部から発生するスパイク 様音をアナログ回路部への起入を防止でき、間 体機像累子の性能を大幅に向上させることがで きるという極めて優れた効果が得られる。

図面の簡単な説明

第1점,第2図は従来の固体擬像案子の一例


時開昭57-202182(3)

を説明するための図、第3図,第4図は本発明 による個体操像架子の一例を説明するための図 できる。

代理人 弁理士 海 田 和記載

-

- 8 -



特開 昭57-202182 (4)

第1頁の続き

⑩発 明 者 中西秀明

茂原市早野3300番地株式会社日 立製作所茂原工場內